PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-106365

(43) Date of publication of application: 23.04.1996

(51)Int.Cl.

606F 3/06 G06F 3/06

G06F 13/14 611B 20/10

(21)Application number: 06-239043

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


(72)Inventor: TOUGEDA MASAMI

(54) DATA TRANSFER CONTROLLER

(57)Abstract:

PURPOSE: To store data on a memory continuously in specific order even when a disk storage device is accessed not at random, but continuously and to reduce processing for unnecessary data transfer.

CONSTITUTION: The data transfer controller 1 which is provided between the disk storage device 4 storing information and a memory device 3 and controls data transfer has an address generating means 12 which generates logical addresses and an address conversion means 11 which converts the logical addresses into physical addresses, sector by sector, so that data in terms of sectors as units read out of the disk storage device 4 by moving its head continuously in one direction are arranged on the memory in optional order.



LEGAL STATUS

[Date of request for examination]

16.07.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

3095638

[Date of registration]

04.08.2000

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公別番号

特開平8-106365

(43)公開日 平成8年(1996)4月23日


(51)Int.Cl. ⁸ G06F 3/06	機別記号 庁内整理番号 302 E 301 P	ΡI	技術表示箇別
13/14 G 1 1 B 20/10	3 2 0 H 7368-5E F 7786-5D		
0112 20,10	2	審査請求	未請求 請求項の数3 OL (全 11 頁
(21)出顧書号	特顯平6-239043	(71) 出願人	000003078 株式会社東芝
(22) 出廢日	平成6年(1994)10月3日	(72)発明者	神奈川県川崎市幸区堀川町72番地 中田 政美 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内
		(74)代理人	弁理士 鈴江 武彦

(54) [発明の名称] データ転送制御装置

(57)【 要約】

(目的)ディスク記憶装置をランダムにアクセスせずに、連続してアクセスを行ってもメモリ上にデータを所定順序で連続的に格納することができ、また、不要なデータ転送の処理を軽減できるようにする。

【構成】情報を記憶するディスク記憶装置4と、メモリ 装置3との間に設けられデータの転送制御をおこなうデータ転送制御装置1において、論理アドレスを生成するアドレス生成手段12と、ディスク記憶装置4がヘッドの連続した一方向の移動により読み出したセクタ単位のデータを上記メモリ上へ任意の順序で並べるようにセクタ単位毎に論理アドレスを物理アドレスに変換するアドレス変換手段11とを有する構成とした。



(2)

特開平8-106365

【特許請求の範囲】

【 請求項1 】 情報を記憶するディスク記憶装置とメモリ 装置との間に設けられデータの転送制御をおこなうデータ転送制御装置において、

論理アドレスを生成するアドレス生成手段と、

ディスク 記憶装置がヘッドの連続した一方向の移動により 読み出したセクタ単位のデータを上記メモリ 上へ任意の順序で並べるようにセクタ単位毎に論理アドレスを物理アドレスに変換するアドレス変換手段と、

を其例することを特徴とするデータ転送制御装置 【 請求項2 】 情報を記憶するディスク記憶装置とメモリ 装置との間に設けられデータの転送制御をおこなうデータ転送制御装置において、

論理アドレスを生成するアドレス生成手段と、

ディスク記憶装置がヘッドの連続した一方向の移動により 読み出したセクタ単位のデータを上記メモリ上へ任意の順序で並べるようにセクタ単位毎に論理アドレスを物理アドレスに変換するアドレス変換手段とを具備し、上記アドレス変換手段は、ディスク記憶装置が順次出力

するデータのうち予め不必要とされたデータをメモリ上 20 の特定のアドレスに転送する手段を更に有することを特徴とするデータを送制御装置。

【 請求項3 】 情報を記憶するディスク記憶装置とメモリ 装置との間に設けられデータの転送制御をおこなうデータ転送制御装置において、

論理アドレスを生成するアドレス生成手段と、

ディスク 記憶装置が磁気ヘッドの連続した一方向の移動 により 読み出したセクタ単位のデータを上記メモリ上へ 任意の順序で並べるようにセクタ単位毎に論理アドレス を物理アドレスに変換するアドレス変換手段と、

ディスク記憶装置が順次出力するデータのうち予め不必要とされたデータのメモリへの転送を禁止する転送禁止 手段と、

を有することを特徴とするデータ転送制御装置。

【 発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明は、データ 転送制御装置に係り、特に磁気ディスク記憶装置などのディスク記憶装置の情報をアクセスし、メモリとの間でデータの転送の制御を行うデータ転送制御装置に関する。

100021

【 従来の技術】磁気ディスク装置などのディスク記憶装置を高速にアクセスする方法として、所謂エレベータシーキングという方法がある。これは、1 つのファイルが連続したセクタに記憶されず、ディスクの複数の領域に分散しているデータを現在のヘッド位置から一番近いセクタあるいは、ヘッドの一方向への移動でデータを現在のヘッド位置から一番近いセクタあるいは、ヘッドの位置方向への移動でデータをアクセスできるように、アクセスの順序を入れ替える方法である。

【0003】この方法により、ファイルごとにシークを やり直したり、分散されたファイルを各プロックごとの アクセスでシークを入れないで済むか、あるいは、異な るファイルであっても、連続するプロックにファイルが 存在する場合には、一回のシークで連続的にアクセスで きるため高速になる(特期平2-7273号公報参 88)

【0004】すなわち、図11に示すようにファイルが格納されている磁気ディスク装置に対して、ファイル C、A、Bの順にリード要求があった場合、通常は、この順番にシークを入れながらアクセスされる、ここでファイルAは、A1、A2に分散されているため、合計4回のシークが入る。しかしながら、前述のエレベータシーキングを行うことにより、A1、B、A2、Cの順のアクセスになり、BとA2は、連続であうため、3回のシークでよく、さらに、シークの距離も短いため高速にアクセスできる。またエレベータシークの他の方式では、A2からCへのアクセスは、シークを行うより連続アクセスした方が早いから、A1、B、A2、Z、X、C順のアクセスで2回のシークで足りる。

[0005]

【 発明が解決しようとする課題】ところで、上述した、 従来のエレベータシーキングによれば、シーケンシャル なアドレスの発生しかできないため、まずメモリ 上の連 統領域を確保し、エレベータシーキングにより 読み出さ れたデータを順次メモリ へ格納することとなる。

【 0006】しかしながら、メモリに格納されたデータは、1 つのファイルが連続的に格納されているとは限らないため、CPUによって並べ替えの処理を行う必要があった。

【 0007 】すなわち、図12に示すように、例えばファイルBとA2は、連続アクセスできるため、そのままメモリの連続空間に記憶される。従って、A1とA2をメモリ中で連続にするには、CPUにより並べ替えを行う必要があるのである。

【0008】さらに、従来の方法では、エレベータシーキングの際に途中に不要なデータがある場合には、シークを行うか、あるいは、図13に示すように不要なデータもそのまま読んでメモリに格納する必要があったため、アクセスが遅くなるか、余分なメモリ領域が必要となってくる。一般に、メモリはかならずしも連続領域が空いているとは限らないため、データの移動やガーベジコレクションを行って、連続領域を確保する必要があるのである。

【 0009 】そこで、本発明は、ディスク記憶装置をランダムにアクセスせずに、シーケンシャルにアクセスを行ってもメモリ上にデータを所定順序で連続的に格納することができ、また、不要なデータ転送の処理を経滅できるデータ転送制御装置を提供することを目的とする。

50 [0010]

(3) 特開平8-106365

【 課題を解決するための手段】本発明の第1 の態様のデ 一タ 転送制御装置は、情報を記憶する ディスク 記憶装置 と、メモリ装置との間に設けられデータの転送制御をお こなうデータ転送制御装置において、論理アドレスを生 成するアドレス生成手段と、ディスク記憶装置がヘッド の連続した一方向の移動により 読み出したセクタ 単位の データを上記メモリ 上へ任意の順序で並べるよう にセク タ 単位毎に論理アドレスを物理アドレスに変換するアド レス変換手段とを有するデータ転送制御装置である。

は、前記第1の修様のデータ転送制御装置において、ア ドレス変換手段はディスク記憶装置が順次出力するデー タのうち予め不必要とされたデータをメモリ 上の特定の アドレスに転送する手段を有するデータ転送制御装置で ある。

【 0012】本発明の第3の態様のデータ転送制御装置 は、情報を記憶するディスク記憶装置と、メモリ装置と の間に設けられデータの転送制御をおこなうデータ転送 制御装置において、論理アドレスを生成するアドレス生 成手段と、ディスク記憶装置が磁気ヘッドの連続したー 20 方向の移動により 読み出したセクタ 単位のデータを上記 メモリ上へ任意の順序で並べるようにセクタ単位毎に論 理アドレスを物理アドレスに変換するアドレス変換手段 と、ディスク 記憶装置が順次出力する データのう ち予め 不必要とされたデータの転送を禁止する転送禁止手段と を有するデータ転送制御装置である。

[0013]

【作用】本発明は、ディスク記憶装置からヘッドの連続 した一方向の移動により 読み出されたセクタ単位のデー タをデータ転送制御装置のアドレス変換手段で上記メモ 30 · リ 上へ任意の順序で並べるよう にセクタ 単位毎に論理ア ドレスを物理アドレスに変換する手段を有する。このた め、ディスク記憶装置から読みだされた順序が必ずしも 整っていない連続したデータが、メモリの適正なアドレ スに順序を整えて格納される。

[0014]

【 実施例】以下本発明に係るデータ転送制御装置の一実 施例を図面に基づいて詳細に説明する。 図4 は、本発明 のデータ転送制御装置の一実施例を示すプロック図であ る。本実施例において、データ転送制御装置1 は、SC 40 SIコントローラ14、アドレス生成手段であるDMA コントローラ12、アドレス変換手段であるアドレス変 **換部11 及び制御部13 から成り、5 CSI コントロー** ラ14にはケーブルでディスク記憶装置である磁気ディ スク装置4 が接続される。

【 0015】 一方、制御部13は、バス5を介してCP U2 に接続される。また、このパス5 にはCPU2 とと もにメモリ3が接続されている。データ転送制御装置1 は、CPU2の制御により動作し、磁気ディスク装置4 のデータをメモリ3 に転送したり、あるいは、メモリ3 50 4 へのデータが転送される。

に記憶されたデークを磁気ディスク装置4 に格納したり して、データの転送制御を行う。

【 0016】CPU2はバス5を介して、データ 転送制 御装置1 にディスクアクセスに必要なパラメークをセッ トする。このバラメータは、一端制御部13を経由して SCSI コントローラ14、DMAコントローラ12、 アドレス変換部1.1、制御部1.3 にセットされる。 【0017】SCSIコントローラ14はSCSIイン タフェース仕様のデバイスを制御する装置で、磁気ディ 【 0011】 本発明の第2の態様のデータ 転送制御装置 10 スク装置4とSCSIケーブルで接続される。磁気ディ スク装置4からのデークの読み出しの際には、SCSI コントローラ14からの命令により、磁気ディスク装置 4 のヘッドを読み出すセクタの論理アドレスへ移動さ せ、その論理アドレスから希望するセクタ数のデータを 転送する。磁気ディスク装置4 からデータがSCSIコ ントローラ14に転送されると、5051コントローラ 14は、DMAコントローラ12に対してDMAリクエ スト信号(以下DREQ信号)を出力する。DREQ信 号を受け取ったDMAコントローラ12は、SCSIコ ントローラ14に対して、DMAアクノリッジ信号(以 下DACK信号) を返してデータを内部のレジスタに格

> 【0018】DMAコントローラ12は、1 /0デパイ スとメモリとの間でCPUを介在せずにデータの転送を 直接行う装置であり、受け取ったデータをメモリ3へ転 送する。この時、DMAコントローラ12は、アドレス 生成部として作用し、CP U2 がセット したパラメータ に従ってアドレスを生成し、データとともに出力する。 【0019】本実施例では、DMAコントローラ12か ら川力されたデータは、制御部13に送られ、アドレス はアドレス変換部1 1 に送られてDMAコントローラ1 2 で生成された論理アドレスを物理アドレスに変換した 後に、制御部13を経由してバス5上のメモリ3の物理 アドレスに格納される。

【 0020】この処理を繰り返すことにより、磁気ディ スク装置4 のデータが読み出されて、メモリ 3 へ記憶さ れる。データを磁気ディスク装置4 に書き込む場合に は、DMAコントローラ12が論理アドレスを生成し、 アドレス変換部11において物理アドレスに変換された 後、制御部13よりメモリ3に対して物理アドレスに対 するデータの読み出し要求が出される。

【0021】メモリ3は、物理アドレスに対応するデー タを読み出すと、バス5を経由してデータを制御部13 に伝送し読み出しを終了する。このデータは、さらにD MAコントローラ12に送られてラッチされる。この 時、SCSI コントローラ14 にDREQ信号が出力さ れていれば、ラッチしたデータをDACK信号とともに SCSI コントローラ14 に出力し、SCSI コントロ ーラ14 が内部レジスタにラッチし、磁気ディスク 装置 (4)

特期平8-106365

【0022】ここで、SCSI コントローラ14から、 DREQ信号が出力を受け取るとSCSI コントローラ 14にデータを転送し、終了後、再び、論理アドレスを 出力してメモリ3からのデータの読み出し要求を出す。 【0023】次に、本実施例に係る装置のアドレス変換 部11の構成を説明する。図5は、上記アドレス変換部 11の構成を示すプロック図である。アドレス変換部1 1 は、論理アドレスを物理アドレスに変換する物理アド レス変換部103と、論理アドレスを一時記憶する論理 アドレスレジスタ100と、論理アドレスレジスタ10~10~【0029】すなわち、マッピングアドレス 計算部1 0 O に記憶されたアドレスと DMAコントローラ12から の論理アドレスを比較する比較器101と、論理アドレ スを物理アドレスに変換するマッピングデータと呼ばれ るパラメータを記憶するメモリ3上のアドレスの計算を 行うマッピングデータアドレス計算部102と、比較器 101の紋果よりマッピングデータアドレス計算部10 2からのアドレスと物理アドレス変換部1 03から出力 される物理アドレスとの選択を行うセレクタ106と、 CPU2より セットされるアクセス 禁止アドレスレジス タ104と、アクセス禁止アドレスレジスタ104にセ 20 ットされたアクセス禁止アドレスと、物理アドレスとの 比較を行う比較器105と、比較器105の結果をイネ ープルにするアクセス禁止許可手段107とから構成さ れる。

【0024】ここで、マッピングデータアドレスの計算 を行うマッピングデータアドレス計算部102は、図6 に示すように、マッピングデータを格納したメモリ3の ベースアドレスを格納するベースアドレスレジスタ11 1と加算器112とから構成される。

【0025】図9 に示した例を用いて説明すると、メモ 30 リ3上のF0000000h 番地から、マッピングデー タが格納されている場合において、CPU3により制御 部13を経由して、ベースアドレスレジスタ111 にF 0000000 h が書き込まれる。DMAコントローラ 12からの論理アドレスは、最初0000000kで あり加算器112の加算の結果マッピングデータブドレ スは、ベースアドレスであるF0000000 格地と なる。なお、本実施例では、マッピングの単位を4 KB とするため、バイト 単位の3 2 ピット アドレスは、上位 20ビットが有効で下位12ピットは、無視する。

【0026】したがって、論理アドレス000000 O h から0 0 0 0 0 F F F h までは、加算器1 1 2 の結 果TOOOOOOOhとなる。次に論理アドレスがOO 001000hとなると、F0000000hと000 000004hとを加算しF0000004hとなる。 これは、格納されるマッピングデータが32ビットデー タとなるため、アドレスが4 h 単位で加算されるためで ある。

【0027】このように、論理アドレス000000 Oh ~00000FFFhは、F0000000h、論 50 してなければ、計算した物理アドレスでメモリ3 ~アク

理アドレス00001000h ~00001FFFh は、F0000004h、論理アドレス0000200 Oh~00002FFFhは、F0000008h、論 理アドレス00003000h~00003FFFh は、F000000Chとなる。

【0028】次に、物理アドレス変換部1.03は、図7 に示すように、マッピングデータレジスタ113とアド レス 置換部1 1 4 より 構成され、論理アドレスを物理ア ドレスに変換する。

2 により 計算されたマッピングデータアドレス に格納さ れたデータをメモリ3から読み出した後、マッピングデ ータレジスタに格納される。図9 では、F000000 Oh 番地には、10000000h が入っており、これ がマッピングデータレジスタ113に格納される。マッ ピングは、前述したよう に4 KB 単位であるため、上位 20ピット が論理アドレスの上位20ビットと 置き換え られる。すなわち、論理アドレス00000000 ~ 00000FFFhは10000000h~10000 FFFhとなる。

【 0030】論理アドレス00001***h の場合 は、F0000004h 番地のデータ10010000 η がマッピングデータレジスタ113にセットされ置換 部1 1 4 により 論理アドレス00001000h~00 001FFFhは10010000h~10010FF **Fhとなる。**

【0031】 同様にして、 論理アドレス0000200 0h~00002FFFh は10005000h~10 005FFFh、 論理アドレス00003000h~0 0003FFFh tl10001000h~10001F ドFh にアドレス変換される。

【0032】次に本実施例に係る装置の動作について説 明する。図10は、本実施例に係るデータ転送制御装置 の動作の概要を示すフローチャートである。

【0033】本実施例では、DMAコントローラ12か らメモリアクセスの要求があると、マッピング処理を行 うかどうか判断し(S1)、行わなければ、そのままメ モリ3~のアクセスを行い(SB)、DMAコントロー ラ12~アクセス終了通知を出す(59)。

40 【 0 0 3 4 】マッピング処理を行う場合には、まず、マ ッピングデータがセット されているかチェックし(S 2)、セットされてなければ、マッピングデータブドレ スの計算を行った(S3)後マッピングデータをメモリ 3 から 読み出し(S4)、論理アドレスを論理アドレス レジスタにメモリ3から 読み出されたマッピングデータ をマッピングデータレジスタにセットし(S5)、物理 アドレスの計算を行う(S6)。

【0035】次に、物理アドレスがアクセス禁止アドレ スと一致しているかどうかをチェックし(57)、一致 (5)

特闘平8 -106365

セスし(58)、一致していれば、メモリ3へのアクセ スはせずに、DMAコントローラ12に終了通知を出す

(59)...

【0036】以下、アドレス変換部1 1 の動作を中心に データ 転送制御装置の動作を詳細に説明する。 ここで は、磁気ディスク装置4からのデータをメモリ3に転送 する場合について説明する。

7

【 0 0 3 7 】 図8 は、磁気ディスク 装置4 上の物理アド レスのデータを示す。今、1 セクタを4 KBとし、物理 アドレス(N)~(N+3)の4セクタのデータをメモ 10 る。 リ3に読み出すものとする。CPU2は、図9に示すよ うに、マッピングテーブルをメモリ3上にデータとして 書き込む。すなわち、マッピングデータのベースアドレ スF0000000hからF000000Fhまでに4 ワードのデータを書き込む。

【 0 0 3 8 】これは、セクタ(N) のデータをメモリ 3 上の10000000hから4KBにセクタ(N+1)の データを10010000hから4KBに、セクタ(N +2) のデータを10005000h から4KBに、セ クタ(N+3)のデータを10001000h~4KB 20 に転送することを意味する。

【0039】次に、CPU2は、この転送をデータ転送 制御装置1 に行わせる、データ転送制御装置1 にパラメ ータのセットを行う。まず、DMAコントローラ12に は、論理アドレス00000000 h から000003 FFFhまでのバイト単位のアドレスを生成するように セット する。これは、カウンタや加算器等で簡単に構成 できる。

【0040】続いて、アドレス変換部11においては、 マッピングデータを格納したベースアドレスF0000 30 000hをベースアドレスレジスタ111にセットす る。また、本実施例では、磁気ディスク装置4 上のセク タ(N+1)のデータは、必要としないため、メモリ3 上の物理アドレスを示すマッピングデータの上位20ビ ット である10010h をアクセス 禁止アド レスレジス タ104にセットする。

【0041】また、マッピングによるデータ転送を行う ため、制御部13にマッピングをイネーブルとし、DM Aコントローラ12からの論理アドレスとの比較により マッピングデータをセット するため、論理アドレスレジ 40 スタ100を初期化し、転送開始時は、まだマッピング データがマッピングデータレジスタ113 にはセットさ れていないことを示す。

【 0042】これらのCPU2からのパラメータのセッ トは、パス5、制御部13を経由して行われる。次に、 CP U2 は、5 CS I コントローラ14 に対して、磁気 ディスク装置4 のセクタ (N) から 4 セククを読み出す ようにSCS1 コマンドを磁気ディスク装置4 へ送るよ うに命令する。

ィスク装置4 からセクタ(N) の1 バイト 目のデータが SCSIコントローラ14 に転送されると、SCSIコ ントローラ内にあるFIFOレジスタに格納される。S C5 | コントローラ14は、これによりDMAコントロ ーラ12 に対してDREQ信号を出力する。

【 0044】DREQ信号を受け取ったDMAコントロ ーラ12は、SCSI コントローラ14 に対してDAC K信号と同時にリード 要求信号を出力し、1 バイトのデ ータをDMA コント ローラ12内のレジスタに格納す

【 0 0 4 5 】次に、DMAコントローラ1 2 は、アドレ スを生成し、00000000hのアドレスとともにラ ッチしたレジスタより データを出力し、論理アドレス0 0000000 トへの書き込み要求を制御部13 に出 す。これを受けて、まずアドレス変換部1 1 ではDMA コントローラ12からの論理アドレスと論理アドレスレ ジスタ100のアドレスとの比較を比較器101で行

【0046】これは最初のデータであり、論理アドレス レジスタ100は、初期化され論理アドレスが格納され ていない状態であるため、比較器101での結果は、… 致せず、マッピングデータアクセス信号が制御部13へ 出力される。

【 0 0 4 7 】マッピングデータアドレス計算部1 0 2 で は、ベースアドレスレジスタ111にセットされたF0 000000h に論理アドレスを加算器112で加算 し、マッピングデータアドレス21をF0000000 hとして、セレクタ106に入力する。

【0048】ここで、物理アドレスによるアクセスの前 にマッピングデータのアクセスとなったため、セレクタ 106では、マッピングデータアドレスが出力されアド レス17として制御部13に渡される。

【 0 0 4 9 】制御部1 3 は、DAMコントローラ1 2 か らリード 要求があったが、アドレス変換部1 1 の処理に より、マッピングデータアクセス信号15が入力された ため、マッピングデータの読み出しを先に行う。

【0050】すなわち、アドレス変換部11からのマッ ピングデータアドレスF0000000 たバス5 に出 カレ、メモリ3 ヘリード要求を出す。メモリ3から、F 0000000000データ100000000 が出力さ れる、制御部13 に一旦受け取って、メモリアクセスを 終了する。このデータは、物理アドレス変換部1 0 3 の マッピングデータレジスタに上位20ビット が格納され る。この処理が終わると同時に、DMAコントローラ1 2 からの論理アドレス0000000h は論理アドレ スレジスタ100にラッチされる。

【0051】論理アドレスレジスタ100に0000 000 h が格納されることにより、比較器101の結果 は一致し、セレクタ106では、物理アドレス変換部1 【 0043】以上により読み出しが開始される。磁気デ 50 03から出力される物理アドレスが遊択されて、制御部 (6)

特開平8-106365

13に送られる。

【0052】一方、物理アドレス変換部103では、マッピングデータレジスタ113のマッピングデータと論理アドレスの上位20ビットを置換部114で置き換え、物理アドレス1000000hを物理アドレス20として出力する。

【0058】また、比較器105では、物理アドレス20とアクセス禁止アドレスレジスタにセットされた値を比較する。物理アドレス20の上位20ピットは、10010hではないため、アクセス禁止信号は、ディスエ10一プルとなる。これにより、制御部13は、1パイトのデータを物理アドレス1000000hに書き込むようにバス5を介してメモリ3にアクセスし、メモリ3の1000000hのアドレスに磁気ディスク装置4のセクタ(N)の1バイト目が書き込まれ終了する。この時終了の通知が、制御部13、DMAコントローラ12に送られる。

【 0054】次に、2バイト目以降のデータは、SCS 1 コントローラのデータレジスタは、FIFOレジスタ となっているため、このレジスタが一杯になるまでメモ 20 リ3 へのアクセスとは、非同期にSCSIコントローラ 内のFIFOレジスタに取り込まれる。FIFOレジスタに転送するデータが存在すると、前述のように、メモリ3にデータが苦き込まれる。ただし、セクタ(N)の2パイト目以降のデータは、すでに、アドレス変換部11の論理アドレスレジスタ100に000000hが格納されているため、比較器101の結果は、一致になり、マッピングデータのアクセスは行われず、メモリ3への書込みのみが行われる。

【 0055】また、物理アドレス20は、物理アドレス 30 変換部103の結果、1000001h、10000 002h、……、となる。次に、セクタ(N+1)のデータになった場合について説明する。

【 0056】SCSIコントローラ14のDREQ信号によりセクタ(N+1)の1パイト目のデータをDMAコントローラ12が受け取ると、論理アドレスは、00001000hが出力されて、制御部13に書き込み要求が出される。しかしながら、アドレス変換部11においては、比較器101の論理アドレスの比較により論理アドレスレジスタ100には000000hが記憶 40されているため、不一致となり、マッピングデータアクセス信号が出力される。

【 0057】マッピングデータアドレス計算部102では、前述と同様にベースアドレスレジスタ111に論理アドレスの一部を加算し、マッピングデータアドレス21であるF000004hを生成する。セレクタ106は、マッピングデータアドレス21を選択し、制御部13よりメモリ3に対して、リード要求を出し、その結果、マッピングデータレジスタ113には、10010hがセットされる。

【0058】これにより物理アドレス変換部103では、物理アドレス20が生成され、1001000日が出力される。このとき、比較器105では、アクセス禁止アドレスレジスタ104のセットされた10010日と比較を行う。結果として一致しているため、アクセス禁止信号が出力される。制御部13はこのアクセス禁止信号を受け、DMAコントローラ12からメモリ3への書き込み要求がきているが、メモリ3へのアクセスは行わず、DMAコントローラ12へ終了通知を行う。

10

【 0059】これにより、磁気ディスク装置4のセクタ (N+1)のデータは、磁気ディスク装置4からは読み出されるが、メモリ3へは書き込まれない。次に、セクタ(N+2)のデータになった場合について説明する。 【 0060】SCSIコントローラ14のDREQ信号によりDMAコントローラがデータを受け取ると、論理アドレスは、00002000hが出力されて、制御部13に書き込み要求が出される。

【0061】しかしながら、アドレス変換部11においては、比較器101の論理アドレスの比較により論理アドレスレジスタ100には0001000hが記憶されているため、不一致となり、マッピングデータアドレス計算部102では、前述と同様にベースアドレスレジスタ111に論理アドレスの一部を加算し、マッピングデータアドレス21であるド000008hを生成する。【0062】セレクタ106は、マッピングデータアドレス21を選択し、制御部13よりメモリ3に対して、リード要求を出し、その結果、マッピングデータレジスタには、10005hがセットされる。また、同時に論理アドレスレジスタ100には、論理アドレス00002000hがラッチされる。

【0063】これにより物理アドレス変換部103では、物理アドレス20が生成され、10005000hが出力される。この時、比較器105では、アクセス禁止アドレスレジスタ104のセットされた10010hと比較を行う。結果として不一致しているため、アクセス禁止信号は出力されない。

【0064】したがって、セレクタ106では、物理アドレス10005000hが出力され、セクタ(N+2)の1パイト目のデータがメモリ3の10005000hに書き込まれる。以降1パイト目を含めて4KBのデータは、10005***hのアドレスに書き込まれる。

【0065】次に、セクタ(N+3)のデータになった 場合について説明する。SCSIコントローラ14のD REQ信号によりDMAコントローラがデータを受け取 ると、論理アドレスは、00003000hが出力され て、制御部13に書き込み要求が出される。

【 0 0 6 6 】しかしながら、アドレス変換部1 1 におい 50 ては、比較器1 0 1 論理アドレスの比較により論理アド (7)

特開平8-106365

11

レスレジ巣100には0000000hが記憶されているため、不一致となり、マッピングデータアクセス信号が出力される。

【0067】マッピングデータアドレス計算部102では、前述と同様にベースアドレスレジスタ111に論理アドレスの一部を加算し、マッピングデータアドレス21であるド00000Chを生成する。セレクタ106は、マッピングデータアドレス21を選択し、制御部13よりメモリ3に対して、リード要求を出し、その結果、マッピングデータレジスタには、10001hがセ 10ットされる。

【0068】また、同時に論理アドレスレジスタ100には、論理アドレス00003000hがラッチされる。これにより物理アドレス変換部103では、物理アドレス20が生成され、10001000hが出力される。この時、比較器105では、アクセス禁止アドレスレジスタ104のセットされた10010hと比較を行う。結果として不一致しているため、アクセス禁止信号は出力されない。

【 0069】したがって、セレクタ106では、物理ア 20ドレス10001000hが出力され、セクタ(N+3)の1 バイト目のデータがメモリ3の10001000hに書き込まれる。以降1バイト目を含めて4KBのデータは、10001***hのアドレスに書き込まれる。

【0070】以上の転送が終了すると、SCSIコントローラ14は、DREQ信号は出力されなくなり、データ転送制御装置1はCPU2に対して割り込み信号等で終了通知を行う。これにより、一連のデータの転送処理は終了する。

【0071】従って本実施例によれば、アクセスすべき データが磁気ディスク装置上で連続になってなくとも、 磁気ディスク装置をランダムにアクセスせずに、シーケ ンシャルにアクセスを行ってメモリ上に連続的に格納す ることができ、ランダムアクセスによるロスタイムを減 少させることができる。また、シーケンシャルアクセス 時に必要としないデータがあった場合には、メモリへの アクセスをすることなく、ディスク装置のアクセスを継 続するため、メモリの連続空き領域を確保する必要がな く、また、メモリアクセスの負荷を軽減できるなお、上 記の実施例では、データ転送制御装置1 は必要としない データを検出して、メモリへの転送を行わないものを例 として説明したが、データ転送制御装置をガーベージ領 域を持つものとして構成することができる。

【 0 0 7 2 】 このばあい、CP Uは、メモリ 上にガーベージ領域として1 つの番地を特定しておき、不要のデータを全てこのガベージ領域に転送するように、マッピングデータを作成するものとする。

【 0 0 7 3 】従って不要データは、このガベージ領域に 次々とオーバーライトされ、メモリの有効領域に上記の 50

実施例と同様にデータが所定の順に格納されることとなる。このばあい、CPUは、メモリ上にガーベージ領域として1つの番地を特定しておき、不要のデータを全てこのガベージ領域に転送するように、マッピングデータを作成するものとする。

12

【0074】従って不要データは、このガベージ領域に上書きされ、メモリの有効領域に上記の実施例と同様にデータが所定の順に格納されることとなる。この場合にはデータ転送制御装置1には、アクセス禁止信号を生成するための、アクセス禁止アドレスレジスタ104、比較器105、アクセス禁止許可手段107等は必要なくなり装置の構成が単純となる。

【 0 0 7 5 】また、上記実施例ではディスク装置として 磁気ディスク装置を例として説明したが、ディスク装置 は光ディスク装置、光磁気ディスク装置等の他のディス ク装置であってもよい。

【0076】従って、ディスク記憶装置のランダムアクセスによるロスタイムを減少させることができる。また、連続したデータ中の不必要なデータは、メモリ3上の特定のアドレスに転送され、次々と上書きされる。 【0077】従って、特に構成を付加することなく、必要なデータをメモリ3の適正なアドレスに順序を整えて格納され、不必要なデータはこれのデータとは別の特定

のアドレスに格納される。

【0078】さらに、ディスク記憶装置4からヘッドの連続した一方向の移動により読み出されたセクタ単位のデータはデータ転送制御装置1のアドレス変換手段11で上記メモリ上へ任意の順序で並べるようにセクタ単位毎に論理アドレスを物理アドレスに変換される。このため、ディスク記憶装置4から読みだされた、順序が必ずしも整っていない連続したデータはメモリ3の適正なアドレスに順序を整えて格納される。

【0079】従って、ディスク記憶装置4のランダムアクセスによるロスタイムを減少させることができる。また、禁止手段105は順次出力するデータのうち予め不必要とされたデータの転送を禁止するから、この場合にはメモリへ3のアクセスをすることなく、ディスク装置のアクセスを継続するため、メモリアクセスの負荷を軽減できる。

*1*0 [0080]

30

【発明の効果】以上説明したように、本発明によれば、 論理アドレスをセクタ単位に所定の物理アドレスに変換 する手段を有するものとしているため、ディスク装置上 で一つのファイルが連続になってなくとも、ランダムア クセスをせずに、シーケンシャルアクセスを行ってメモ リ上に連続的に格納することができる。よってランダム アクセスによるロスタイムを減少させることができる。 また、シーケンシャルアクセス時に必要としないデータ があった場合でも、シークすることなくディスク装置の アクセスを継続し、さらにメモリへのアクセスを行なわ (8)

特開平8-106365

ないため、メモリへの負荷を軽減できるため、システム のパフォーマンスを向上させることが可能となる。

【図面の簡単な説明】

【 図1 】本発明の一実施例の動作原理を説明するための 概略プロック図。

- 【 図2 】本発明の第2 の実施例の原理説明図。
- 【 図3 】本発明の第3 の実施例の原理説明図。
- 【 図4 】 本発明に係るデータ 転送制御装置の原理構成を ボナプロック図。

【 図5 】図4 に示したデータ転送制御装置のアドレス変 10 メモリに転送された状態を示す図。 換部の構成の一例を示すプロック図。

【 図6 】 図4 に示したデータ 転送制御装置のマッピング アドレス計算部の構成を示すブロック図。

【 図7 】図4 に示したデータ 転送制御装置の物理アドレ ス変換部の構成を示すブロック図。

【 図8 】磁気ディスク装置のデータの格納状態の一例を

示す図。

【 図9 】磁気ディスク装置上のデータをメモリに転送す るときのデータ転送制御装置の状態を説明する図。

【 図1 0 】 図4 に示したデータ 転送制御装置の動作を示 すフローチャート。

【 図11】 従来のエレベータシークの方法を示す図。


【 図12】 図11 に示した方法により データがメモリ に 転送された状態を示す図。

【 図13】他のエレベータシークの方法によりデータが


【 符号の説明】

1 …データ転送制御装置、2 …CPU、3 …メモリ、4 …磁気ディスク装置、5 …バス、1 ↓ …アドレス変換 部、12…アドレス生成部(DMAコントローラ)、1 3 …削御部、14 …5 CSI コントローラ。







[図2]




[図3]





【 図4 】



[図7]







物理アトレス計算

75tz禁止7kt L比粒

DMAコントローラへ アクセス終了通知

終了

S9

メモリ アクセス

(10) 特開平8-106365 【図10】 [212] メモリ メモリ DNA コントローラ Αı В よりノモリアクセス 要求 のひによる智慧 8 ΑI Ю Yse A 2 A 2 マッピング処理? **S2** С C マッピングアータ Yes かとっトされているか? マッピングデータアドレスの計算 **S3** マッピングデータをメモリ からリード 論理プレスを論理プルス レジスクに、マッピングデータを マッピングデータレジスタにセット - \$5

(11)

特開平8-106365

[図11]

